研究者総覧 - 大竹　哲史 | 大分大学

（最終更新日 : 2026-05-22 03:45:57）

Visruth.jpg not found

researchmap

オオタケ　サトシ
大竹　哲史

所属大分大学理工学部知能情報システムプログラム

職種教授

研究内容
安全・安心・安定な社会を実現するためには，ディジタルシステムのディペンダビリティ（期待どおりに，必要なときに，安全に，長期間にわたって動作し続けられる能力）（図1）が不可欠です．ディジタルシステムを構成する大規模集積回路（LSI）の高信頼化のための論理設計とテスト（図2），そのアプリケーションに関する研究を行っています．

アピールポイント
● LSIのテストパターン生成（ATPG）技術微小遅延故障などのLSI微細化で生じる故障モードや，故障予知（劣化検知）に対応した高品質なテストパターンを生成する技術を研究開発（図3）． ● LSIのテスト容易化設計（DFT）技術高品質なテストを行うために，論理レベル，レジスタ転送レベル，動作レベルなど，様々な設計抽象度におけるテスト容易化設計に関する技術を研究開発（図3）． ● LSIのフィールド高信頼化技術に関する研究長期間にわたって使用されるLSIの劣化による故障を未然に防ぐための，フィールド劣化検知技術を研究開発（図4）． ● 非同期式回路に関する研究劣化耐性や低消費電力性などの特性をもつ非同期式回路の設計とテストの技術を研究開発． ● IoTシステムの高信頼化とその実装による実課題解決 IoTシステム自体のフィールド高信頼化，IoTデバイスの低消費電力化に関する技術の研究開発，並びに， IoTシステムの実装と産業や社会，医療における実課題解決のためのデータ収集と分析．

研究関連画像
図1: ディペンダビリティとその脅威，実現方法	図2: 設計段階からのLSIディペンダビリティ作り込み
図3: LSI設計フローにおけるディペンダビリティ関連研究項目	図4: フィールド遅延故障診断機構（特許7195602）

プロフィール
専門はディジタル回路設計および計算機アーキテクチャ，とくに半導体集積回路のテスト技術，信頼性設計，劣化検出・耐故障化手法に関する研究に従事している．テスト生成（ATPG），テスト容易化設計（DFT），Software-Based Self-Test（SBST），組込み自己テスト（BIST），冗長化技術，FPGAを用いた評価手法などを中心に，実システムへの応用を視野に入れた研究を行っている．教育面では，ディジタル回路，計算機アーキテクチャ，計算機システム実験，情報科学特論，IoTソリューション特論／実践演習などを担当し，情報系人材の基礎力と実践力の育成に取り組んでいる．また，DX人材育成に関する教育プログラムの企画・運営にも携わっている．学内では，IRセンター長として大学の意思決定に必要なエビデンスを設計・統括し，データに基づく経営戦略の実装に取り組む．また，研究・研究IR担当の学長特命補佐として，研究業績データの分析・可視化，研究力強化に資するデータ基盤整備を推進している．学外では，国際会議の実行委員長や学会の研究専門委員として学会活動に携わるとともに，大分県のLSIクラスター形成推進会議および先端技術挑戦協議会の委員として地域の産学官連携にも参画している．

学歴
1991/04～1995/03	電気通信大学電気通信学部情報工学科
1995/04～1997/03	奈良先端科学技術大学院大学情報科学研究科博士前期課程
1997/04～1999/06	奈良先端科学技術大学院大学情報科学研究科博士後期課程
1999/06 (学位取得)	奈良先端科学技術大学院大学博士(工学)

職歴
1998/04 ～ 1999/06	日本学術振興会特別研究員
1999/07 ～ 2007/03	奈良先端科学技術大学院大学情報科学研究科助手
2001/04 ～ 2007/03	奈良工業高等専門学校情報工学科非常勤講師
2007/04 ～ 2011/07	奈良先端科学技術大学院大学情報科学研究科助教
2007/11 ～ 2008/03	University of Wisconsin-Madison Department of Electrical and Computer Engineering, College of Engineering
全件表示（13件）

現在の専門分野
計算機システム, 電子デバイス、電子機器キーワード(電子設計自動化(EDA)、VLSIテスト技術、VLSI設計技術、IoT応用、VLSI設計自動化(CAD))

所属学会
2020/01 ～	IEEE Consumer Technology Society Member
2016/01 ～	IEEE Circuits and Systems Society Member
2011/11 ～	IEEE Senior Member
2004/11 ～	情報処理学会会員
1999/07 ～	IEEE Computer Society Member
全件表示（6件）

資格・免許
2019/01	第二種電気工事士

論文
論文	IC Seating Inspection Using Laser Reflection Imaging and PaDiM IEEE Global Conference on Consumer Electronics 2025/09
論文	IoT-Enabled Sake Brewing Data Management IEEE International Conference on Consumer Electronics - Taiwan 2025/07
論文	Vibration Measurement and Analysis of Rails and Signal Bonds on the Kyushu Shinkansen Proceedings of IEEE International Conference on Consumer Electronics Asia,417-421頁 2024/11
論文	Vibration Measurement Experiment of Rails at Shinkansen Rail Yard in Kumamoto. GCCE,318-320頁 2023/10
論文	A Method of Controlling Devices Remotely in Online Embedded System Engineer Training. ICCE-Taiwan,495-496頁 2023/07
全件表示（79件）

MISC
その他	非同期式プロセッサにおける可変遅延素子を用いたフィールドテスト機構信学技法 125 (352),43-48頁 2026/02
その他	FPGAの特定用途構成における劣化検知のための自己テスト信学技報 125,24-29頁 2025/12
その他	RISC-Vプロセッサにおける命令レベル擬似乱数テストの有効性評価信学技報 125 (262),42-47頁 2025/12
その他	可変クロック制御TDCを用いたFPGA上のパス遅延測定手法信学技報 125 (278),18-23頁 2025/12
その他	FPGAの特定用途向け構成における自己劣化検知テスト 2025年度電気・情報関係学会九州支部連合大会 2025/09
全件表示（89件）

書籍出版物
著書	はかる✕わかる半導体初めて学ぶ半導体の仕組み、動作原理、テスト手法 (共著) 2025/10/04
著書	VLSI design and test for systems dependability (共著) 2018/08
著書	VLSI-SoC: research trends in VLSI and systems on chip : Fourteenth International Conference on Very Large Scale Integration of System on Chip (VLSI-SoC 2006), October 16-18, 2006, Nice, France (共著) 2008

研究課題・受託研究・科研費
2023/04/01 ～ 2026/03/31	プロセッサの命令レベル自己劣化検知機構とテストプログラム自動生成に関する研究基盤研究(C)
2018/07 ～ 2023/03	フィールド運用中のアダプティブテストに基づくVLSIの予防安全基盤研究(B)
2018/04 ～ 2024/03	IoT時代の再構成可能集積回路に対する高信頼化に関する研究基盤研究(C)
2016/04/01 ～ 2019/03/31	機能安全技術のための組込み自己診断法の開発基盤研究(C)
2015/04/01 ～ 2018/03/31	集積回路の製造テスト結果を利用した信頼性予測挑戦的萌芽研究
全件表示（20件）

受賞学術賞
2008/11	IEEE Workshop on RTL and High Level Testing (WRTLT) 2007 Best Paper Award
2006/11	IEEE Workshop on RTL and High Level Testing (WRTLT) 2005 Best Paper Award
2006/01	IEEE International Workshop on Electronic Design, Test & Applications (DELTA) 2006 Best Paper Award
2004/11	IEEE Workshop on RTL and High Level Testing (WRTLT) 2003 Best Paper Award
2002/09	平成13年度電子情報通信学会情報システムソサイエティ論文賞

取得特許
2022/12/16	回路診断テスト装置、及び回路診断テスト方法（特許7195602）
2018/08/31	スキャンBISTのLFSRシード生成法及びそのプログラムを記憶する記憶媒体（特許6391336）
2018/06/05	Asynchronous memory element for scanning （特許United States Patent 9991006）
2015/06/19	スキャン非同期記憶素子およびそれを備えた半導体集積回路ならびにその設計方法およびテストパターン生成方法（特許第5761819号）
2002/09/13	集積回路及びその集積回路の回路設計方法（特許第3349123号）
全件表示（6件）

委員会・協会等
2024/04 ～ 2025/12	IEEE Asian Test Symposium 2025 Organizing Committee Co-Chair
2024/04 ～	おおいたDX推進ラボ先端技術挑戦協議会委員
2022/09 ～	大分経済同友会産業創出委員会運営委員
2022/04 ～	大分県LSIクラスター形成推進会議イノベーション部会委員
2021/04 ～ 2023/03	情報処理学会九州支部支部委員
全件表示（19件）

ホームページ
https://gds.csis.oita-u.ac.jp/